5
P&I-Ch1:Architecture 9
Memories (Semiconductor): Logically:
Bộ nhớ chứa thông tin gỡ?
Program memory:
chứa ch/tr đang đợc thực hiện
Data memory:
các biến ngẫu nhiên,
biến có cấu trúc,
số liệu có kiểu truy nhập đặc biệt FIFO, LIFO (Stack
memory).
P&I-Ch1:Architecture 10
+ Controllers: [Optional], vi mạch, nâng hiệu nang
(performance) hệ thống, bao gồm:
Bộ điều khiển u tiên ngắt PIC Priority Interrupt
Controller, Intel 8259A
Bộ điều khiển truy nhập trực tiếp bộ nhớ DMAC Direct
memory Access Controller, Intel 8237A.
Timer: mạch tạo các khoảng thời gian, PIT-
Programmable Interval Timer, Intel 8254.
Mạch quản trị nhớ: MMU- Memory Management Unit,
sau này, thờng đợc built on chip với CPU.
Bus controller/Arbitor
6
P&I-Ch1:Architecture 11
PCB (Printed Circuit Board)/ Cable (Twisted pairs,
flat ), slot, connector dùng để chuyển thong tin
và năng lợng.
Nối hơn 1 slave/master device, time sharing
(dùng chung)
Thông tin: Address, data, control, status, Power
Supply
Chiều (dir), 3 state (Hi Z), Loading
ADDRESS BUS:
Từ các BusMaster (CPU, DMAC, PCI host
Controller) đến SlaveDevices (Mem, Ports) để
chọn/ chỏ từng IO/ Mem location trong từng chu kỳ
bus
n Addr bit ẻ 2
n
Mem Locations & 2
m
IO Locations,
m<n
+ System Bus: K/n & Addr bus
P&I-Ch1:Architecture 12
System Bus : Data bus
Data bus:
Số bit (thờng) phù hợp với kích thớc ALU
(8/16/32/64 bit)
Chuyển Op-code (m lệnh) trong chu kỳ máy M1,
- CPU <= Program Memory, trong các bus cycle M1
Vận chuyển data:
- CPU <=> Data memory,
- CPU <=> IO Ports và
- Data Memory <=> IO Ports, DMA
7
P&I-Ch1:Architecture 13
System Bus : Control/Status bus:
gồm các tín hiệu control bus:
Control/ Response: CPU to Others (MEMR,
MEMW, IOR, IOW, INTA, HLDA, BHE ), from CPU
Status/Request to CPU: IRQ, HRQ, Ready, to
CPU
P&I-Ch1:Architecture 14
System Bus: Power Supply:
+5V
5%, 10 đến 20 Amp, cấp cho các Vi mạch số,
RedWire. (3.3V and less)
Ground, Gnd, 0V, signal reference ground, chassis,
BlackWire.
+12V
10%, 1Amp, cấp cho các mạch analog,
motors, RS232, YellowWire.
-12V
10%, 1Amp, (nh trên), BlueWire.
-5 V
5%, 0.5 Amp, analog circuitries, WhiteWire.
Power good: OrangeWire.
Nguồn thông minh: AXT
8
P&I-Ch1:Architecture 15
1.1.1.b. Thi
ế
t bị Ngo
ạ
i vi: Input, Output và dada
Storage devices
Data Input Devices:
-
Key board/ Key pad, Touch SCR: số phím, công nghệ phím,
kiểu dò phím, output code, ghép nối CS
- Mouse, track ball
- Scanner, Camera, Camcoder Optical Mouse, BarCode
reader: Colors, resolution, f, công nghệ CCD - Charge
Couple Device, graphics file bit map - bmp.
- Digitizer, nhập graphics file vector - bản đồ
- Light Pen, Joy stick (Games)
- Demodulator (MODEM): Giải điều chế Kiểu điều chế, tốc độ
bps, kiểu nén
- Microphone,
- Reader: RFID Radio Frequency Identification, Finger print -
Laser/ LED
- Sensor, Transducers, Transmitters: Vật liệu, thiết bị, biến
đổi các đại lợng vật lý - không điện, thành tin shiệu điện độ
nhậy, độ tuyến tính, dải đo
P&I-Ch1:Architecture 16
1.1.1.B. T/bị Ngoại vi: Data Output Devices:
- Displays: Kiểu hiển thị: Point/ 7Seg/ Text/ Graphics;
Mono Chrome/Color (color numbers); Size,
indoor/outdoor, Resolution, Rate of Refreshing
- Công nghệ:
- LED (Light Emitting Diodes): point, 7(16) Segment,
Matrix character box (Bill Board), Outdoor LED
Screen
- Organic LED,
- LCD (Liquid Crystal Display): single color, color,
active, TFT (thin film transistor
- CRT (Cathode Ray Tube).
9
P&I-Ch1:Architecture 17
1.1.1.b. T/bị Ngoại vi: Data Output Devices:
Printers:
- Spec: Text-Graphics, Mono-Color, Resolution, ppm
page per minute, Size, Line-PostScript, media :
- Pin Printer,
- Jet Printer,
- Laser Printer,
- Thermal Transfer Printer, barcode Printer.
- High Speed Text Printer,
-
P&I-Ch1:Architecture 18
1.1.1.b. T/bị Ngoại vi: Data Output Devices: Others
- Plotter, jet
- Modulator (MODEM), điều chế
- Speaker
- Actuator: Motor (dc/ac, Step), Relay, Valve,
10
P&I-Ch1:Architecture 19
1.1.1.b. T/bị Ngoại vi: Massive Storages:
- Magnetic devices: FDD, HDD, RAID, Tape backup
drive
- Optical devices: CD [Writer] Drives, Magnetic Optic
disk drive
- Semiconductor devices: FlashChip, PCMCIA Card
- Tốc độ truy nhập cao, dung lợng lớn
P&I-Ch1:Architecture 20
1.1.1.c. Interface:
Lý do cần interface: khác nhau gia CS và wide world:
Mức tín hiệu (dòng, áp, analog ), kiểu biểu diễn tin tức (nhiệt
độ, áp suất, level bit)
Tốc độ làm việc/tốc độ trao đổi số liệu,
Không đồng bộ
Nên cần có mạch điện tử để thích ứng (Adapting - ports) và ch/tr
điều khiển, gồm:
Thiết bị (Hardware Circuitries - Adaptors): cổng IO:
Input/Output Ports: (Parallel/Serial): ghep ni với
Computerized devices PPP (KB, Printer, Mouse, Scanner,
Modem, camera, dùng VXL đa nang)
Controllers: thực chất là nhng hệ VXL chuyên dùng - để
ghép nối với nhung thiết bị chuyên dùng FDC, HDC (IDE,
EIDE), CRTC (EGA, VGA, SVGA )
Converter: để chuyển đổi tín hiệu số thành tơng tự và
ngợc lại: ADC, DAC
, ví dụ sound card
11
P&I-Ch1:Architecture 21
IO buses:
Expansion bus, IO bus, IO system,
ISA, EISA, MC, PCI, USB, IEEE 1394,
SSA, IEEE 488
P&I-Ch1:Architecture 22
1.1.1.c. Interface:
Ch/tr điều khiển Device Driver:
- K/n: Hardware or Software?
+ Software: sản phẩm của NN lập trinh
+ Hardware: luôn gan liền với IO hardware
Liên kết System Programs and/or Application Programs
với IO hardware (SPIs và APIs).
Các hàm của thiết bị, BIOS, OS hoặc theo ứng dụng:
SLLs, DLLs, DRVs,
Hiện 1 xâu ký tự:
mov ah,9 mov ah,0
mov dx,offset xau int 16h ; BIOS same
int 21h mov ah,1
int 21h
12
P&I-Ch1:Architecture 23
Case study PC layers
Fig. 1b: PCs Layers (IBM PC Institute)
P&I-Ch1:Architecture 24
1.1.2. kiến trúc máy tính hiệu năng cao
hi performance architecture (server, desktop, laptop)
13
P&I-Ch1:Architecture 25
1.1.2. Hi-Per. Architecture:1.1.2.a. Local Buses:
Ví dụ VESA VL-Bus 2.0 [late 1993], Memory [1985].
Also called system/host/processor bus.
Chỉ liên kết CPU, MMU (gồm Cache, DRAM, shadowed
ROM ) và PCI Host [Bridge],
ít, gần, unbuffered (direct connected to Processor);
33, 66, 100, 133, 200, 400, 800 MHz clock.
32 bit A/D (16 bit support also), burst mode, max 132
MBps,
Addr D0 D1 D2 D3 D4
(data 4 byte)
H.1.3. Ví dụ burst mode:
P&I-Ch1:Architecture 26
1.1.2. Hi-Per Architecture:1.1.2.b. Hi Speed Bus:
- Peripheral Component Interconnect - PCI
- 5/1993, Intel Ver. 2.0, Open Standard,
- Local bus, mức trung gian gi
ữa Local và các bus chuẩn
khác (ISA, MC, EISA) thông qua PIC Bridge/Controller.
- Có kiểm tra parity cho Addr và Data
- Auto configuration of all PCI devices, share the same
IRQ. Disabling IRQ => cấm toàn bộ PCI devices.
- No DMA, device on PCI bus là bus master (Tốt cho việc
dùng MultiTasking OS).
- Burst mode: 32 bit @33MHz > 96 132MBps, tuỳ
thuộc số byte (từ 32 byte đến 4KB). Option 64bit
@33MHz > 264MBps
- Most Platforms use:Intel, DEC Alpha, PowerPC, Spark
- Modern OS: Block Typed Devices: tần suất vận chuyển
cao, nhanh, data block
14
P&I-Ch1:Architecture 27
1.1.2. Hi-Per Architecture:1.1.2.c. Expansion Bus:
-Socalled: standard buses, expansion bus, slots, IO
bus, IO system, channel bus): ISA, EISA, MC
- MC bus: 32 bit, 10MHz, 20 40MBps, 15 BusMaster, Auto
config, 1987, IBM
- EISA bus: 32 bit, 8,33 MHz, 33MBps, 4 BMs, AutoConfig
(EISA card only), 1989, Compaq
- ISA (Industry Small Architecture), AT bus:
- Spec. 8/16 bit (data), 8MHz 11MHz, 5 5 MBps
max, 1 Bus Master, no PnP, 1984, IBM.
- Rất phổ biến, còn tồn tại lâu, Espec. @ iPC,
- Hạn chế số IRQs, 4 DRQs,
- Dùng DIP switch/jumper để config.
- No data integrity features (no party checking)
- Modern OS: Character Typed Devices
P&I-Ch1:Architecture 28
1.2. Hoạt động của hệ thống:
Reset,
Opcode fetch and Execute,
Interrupt,
DMA - halt &
Ready (wait state - ws)
Không có nhận xét nào:
Đăng nhận xét